

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-092404
 (43)Date of publication of application : 06.04.2001

(51)Int.CI. G09G 3/20
 G06T 1/00
 G06T 5/00
 G09G 3/36


(21)Application number : 11-269095 (71)Applicant : NEC CORP
 (22)Date of filing : 22.09.1999 (72)Inventor : YAMAGUCHI MACHIHIKO
 KOGA KOICHI

(54) INITIALIZING METHOD FOR PSEUDO INTERMEDIATE PROCESSING CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide the initializing method for a pseudo intermediate processing circuit for realizing a halftone expression in which a fixed pattern peculiar to the pseudo halftone expression is not generated.

SOLUTION: This initializing method has a step S01 in which the number N of bits (N is a positive integer) of the pseudo halftone expression is selected, a step S02 in which values which are different are set for every input data of the pseudo halftone expression as fundamental initial values, a step S03 in which the line change combination pattern of an image display device is selected, a step S04 in which initial values are changed in cycles of 2N lines of the device based on the line change combination pattern so that initial values are to be set in all input data in the 2N lines of the device, a step S05 in which the frame change combination pattern of the device is selected, a step S06 in which initial values are changed in the double cycles of 2N frames of the device based on the frame change combination pattern of the device so that initial values are to be set in all lines in 2N frames of the device and a step S07 in which initial values of odd numbered frames are replaced with initial values of even numbered frames.



LEGAL STATUS

[Date of request for examination] 10.08.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3459890

[Date of registration] 08.08.2003

[Number of appeal against examiner's decision
of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C) 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-92404

(P2001-92404A)

(43)公開日 平成13年4月6日 (2001.4.6)

(51) Int.Cl. ⁷	識別記号	F I	テマコード(参考)
G 09 G 3/20	6 4 1	G 09 G 3/20	6 4 1 H 5 B 0 5 7
G 06 T 1/00		3/36	5 C 0 0 6
5/00		G 06 F 15/66	3 1 0 5 C 0 8 0
G 09 G 3/36		15/68	3 2 0 A

審査請求 有 請求項の数8 OL (全8頁)

(21)出願番号	特願平11-269095	(71)出願人	000004237 日本電気株式会社 東京都港区芝五丁目7番1号
(22)出願日	平成11年9月22日 (1999.9.22)	(72)発明者	山口 真智彦 東京都港区芝五丁目7番1号 日本電気株式会社内
		(72)発明者	古賀 弘一 東京都港区芝五丁目7番1号 日本電気株式会社内
		(74)代理人	100082935 弁理士 京本 直樹 (外2名)


最終頁に続く

(54)【発明の名称】 疑似中間処理回路の初期化方法

(57)【要約】

【課題】 疑似中間調表現特有の固定パターンが生じない中間調表現を実現する疑似中間処理回路の初期化方法を提供する。

【解決手段】 疑似中間調表現ビット数N (Nは正の整数) を選定し、基本初期値として疑似中間調表現の入力データ毎に異なる値を設定し、画像表示装置のライン変化組み合わせパターンを選定し、画像表示装置の 2^N ラインで入力データの全てに初期値を設定するように、ライン変化組み合わせパターンに基づいて 2^N ライン周期で変化させ、画像表示装置のフレーム変化組み合わせパターンを選定し、画像表示装置の 2^N フレームで前記各ラインの全てに初期値を設定するように、フレーム変化組み合わせパターンに基づいて 2^N フレームの2倍の周期で変化させ、 2^N フレームの奇数フレームの初期値と偶数フレームの初期値とを入れ替えるステップとを有する。



【特許請求の範囲】

【請求項1】 画像表示装置の疑似中間調表現を処理する疑似中間処理回路の初期化方法において、前記疑似中間調表現ビット数N (Nは正の整数) を選定する第1のステップと、基本初期値として前記疑似中間調表現の入力データ毎に異なる値を設定する第2のステップと、前記画像表示装置のライン変化組み合わせパターンを選定する第3のステップと、前記画像表示装置の 2^N ラインで前記入力データの全てに初期値を設定するように、前記ライン変化組み合わせパターンに基づいて前記 2^N ライン周期で変化させる第4のステップと、前記画像表示装置のフレーム変化組み合わせパターンを選定する第5のステップと、前記画像表示装置の 2^N フレームで前記各ラインの全てに初期値を設定するように、前記フレーム変化組み合わせパターンに基づいて前記 2^N フレームの2倍の周期で変化させる第6のステップと、前記 2^N フレームの奇数フレームの初期値と偶数フレームの初期値とを入れ替える第7のステップとを有することを特徴とする疑似中間処理回路の初期化方法。

【請求項2】 前記 2^N フレームの前記奇数フレームと前記偶数フレームとが互いに隣り合うフレームであることを特徴とする請求項1記載の疑似中間処理回路の初期化方法。

【請求項3】 前記疑似中間調表現は、誤差拡散法を適用して処理される請求項1または2記載の疑似中間処理回路の初期化方法。

【請求項4】 前記ビット数Nは、2ビットである請求項1, 2または3記載の疑似中間処理回路の初期化方法。

【請求項5】 前記ライン組み合わせパターンは、6通りである請求項4記載の疑似中間処理回路の初期化方法。

【請求項6】 前記フレーム組み合わせパターンは、6通りである請求項4または5記載の疑似中間処理回路の初期化方法。

【請求項7】 前記入力データが、2ポートで構成される前記画像表示装置の疑似中間処理回路の初期化方法に適用される請求項1, 2, 3, 4, 5または6記載の疑似中間処理回路の初期化方法。

【請求項8】 前記画像表示装置が、液晶表示装置である疑似中間処理回路の初期化方法に適用される請求項1, 2, 3, 4, 5, 6または7記載の疑似中間処理回路の初期化方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、画像表示装置の疑似中間処理回路の初期化方法に関し、特に、その初期値

をある定められたアルゴリズムで変化させることによって、擬似中間調表現特有の固定パターンが生じない中間調表現を実現する疑似中間処理回路の初期化方法に関する。

【0002】

【従来の技術】 薄型の画像表示装置として、液晶表示装置またはプラズマ表示装置が衆知である。これら表示装置の入力インターフェースは通常、デジタル信号となっている。

【0003】 このため、画像表示装置のパネルに表示される階調数は、扱う信号のビット数によって定まり、多階調になるほどビット数は増える。液晶表示装置について言えば、現在6ビットの64階調表示から8ビットの256階調表示と多階調表示の方向へとその技術は移ってきてている。

【0004】 しかし、色信号 (R, G, B) がそれぞれ2ビットずつ増えることになり、そのまま8ビットを用いて信号処理を行うと、6ビットの時より回路規模的に大変大きなものになってしまいます。

【0005】 例えば、解像度がSXGA (1280×1024) のデータを扱うには、現時点の技術では、通常、表示装置に2ポート{(R.A, G.A, B.A), (R.B, G.B, B.B)}でデータが入力され、コントローラICで信号処理され、その出力は動作周波数を落とすため4ポートに展開されて次段のドライバICに入力される。

【0006】 4ポートの展開においては、8ビット×3(R, G, B) × 4(ポート) = 96ビットもの信号線が基板上に布線されることになる。6ビットの場合は、72ビットである。信号線の増加によりEMIの悪化が懸念される。また、ドライバIC自体も8ビット対応となると規模が大きくなり、コストの増大につながる。

【0007】 そこで、現行の6ビットの回路システムを用い、ディザ法、フレームレートコントロール(FRC)等の擬似中間調表現を用いて、多階調表示を実現する技術が広がってきている。

【0008】 その技術の1つである誤差拡散による擬似中間調表現の1例が、例えば、特開平9-90902号公報に開示されている。それには、ライン方向のみ誤差拡散を行い、そしてその誤差拡散は初期値をライン毎、フレーム毎に変えて設定する事を明示してある。以下にその考え方沿った動作を詳しく説明する。

【0009】 図11に液晶表示装置のライン方向の誤差拡散のブロック図を示す。

【0010】 図11を参照すると、この液晶表示装置は、2ポートの各データ (R.A, G.A, B.A, R.B, G.B, B.B) が8ビットで入力され、上位6ビットは加算器107にそのまま入力され、その下位2ビットは加算器106に入力される。

【0011】 各ラインの先頭データ (RA1, GA1, BA1, RB1, GB1, BB1) の下位2ビットは、

セレクタにより初期値設定回路101が選択され、その初期値（2ビット）と加算器106において加算される。桁が繰り上がりるとCRY=1を出力し、繰り上がりない場合はCRY=0を出力し、加算器107で上位6ビットの最下位ビットに加算され、6ビットデータとして出力される。

【0012】加算器106において加算された結果の2ビットは、フリップフロップ回路103を通り1クロック分データを遅延し、セレクタ102により、次の下位2ビットデータと加算器106によって加算される。セレクタ102は、各ラインの先頭データ時の初期値設定回路101の初期値を選択し、それ以外はフリップフロップ103を通して1クロック分遅延した前データの加算結果（誤差値）を選択する。初期値設定回路101の初期値は固定ではなく、ライン毎、及びフレーム毎に変化させる。

【0013】特開平9-90902号公報に記載の液晶表示装置は、下位3ビットを誤差拡散した場合が示されている。

【0014】その初期値マトリクス表を図13に示す。図13を参照すると、入力される全データに対して同じ初期値を8ラインで初期値が一巡するようになっている。また、奇数フレームと偶数フレームの2フレームで初期値を変えるようになっている。図13に示すマトリクスによれば、下位3ビットが（0、0、1）のベタ画面をライン方向の誤差拡散で表示させた場合、図12に示す画面表示のようになる。右斜め線で塗りつぶした箇所が奇数フレーム、左斜め線で塗りつぶした箇所が偶数フレームの桁上りをした画素を示す。

【0015】

【発明が解決しようとする課題】しかしながら、この従来技術には初期値の設定に関し、次のような問題点があった。

【0016】第一の問題点は、図12に示されるように、その表示パターンには、右上りの固定パターンが見え、奇数フレームをと偶数フレームでその固定パターン位置が変化する。そして誤差拡散において桁上りしない画素が存在し、画像表示上固定模様として確認され、良好な表示が得られないことである。

【0017】その理由は、入力されるデータ間で同じ初期値であり、フレーム間の変化が奇数フレームと偶数フレームの2フレーム間のみで行っているためである。

【0018】第二の問題点は、液晶表示装置ではフレーム毎に液晶の交流化駆動（正負反転駆動）を行うが、この初期値マトリクスでは完全に液晶が交流化できない点である。それによって焼きつきがおこる。

【0019】その理由は、奇数フレームと偶数フレームで初期値が異なることによる。

【0020】第三の問題点は、良好な表示を得られる具体的な初期値設定の仕方が明記されていない点である。

ライン毎及びフレーム毎に単に初期値を変化させても本従来例のように良好な表示が得られない。

【0021】したがって、本発明の目的は、以上の問題点を解決し、簡単に最良な表示が得られる誤差拡散の初期値の設定方法を提供することにある。

【0022】

【課題を解決するための手段】本発明の疑似中間処理回路の初期化方法は、画像表示装置の疑似中間調表現を処理する疑似中間処理回路の初期化方法において、前記疑似中間調表現ビット数N（Nは正の整数）を選定する第1のステップと、基本初期値として前記疑似中間調表現の入力データ毎に異なった値を設定する第2のステップと、前記画像表示装置のライン変化組み合わせパターンを選定する第3のステップと、前記画像表示装置の 2^N ラインで前記入力データの全てに初期値を設定するよう、前記ライン変化組み合わせパターンに基づいて前記 2^N ライン周期で変化させる第4のステップと、前記画像表示装置のフレーム変化組み合わせパターンを選定する第5のステップと、前記画像表示装置の 2^N フレームで前記各ラインの全てに初期値を設定するよう、前記フレーム変化組み合わせパターンに基づいて前記 2^N フレームの2倍の周期で変化させる第6のステップと、前記 2^N フレームの奇数フレームの初期値と偶数フレームの初期値とを入れ替える第7のステップとを有する。

【0023】また、本発明の疑似中間処理回路の初期化方法は、前記 2^N フレームの前記奇数フレームと前記偶数フレームとが互いに隣り合うフレームである構成とすることもできる。

【0024】さらに、本発明の疑似中間処理回路の初期化方法の前記疑似中間調表現は、誤差拡散法を適用して処理される構成とすることもできる。

【0025】さらにまた、本発明の疑似中間処理回路の初期化方法の前記ビット数Nは、2ビットとすることもでき、本発明の疑似中間処理回路の初期化方法の前記ライン組み合わせパターンは、6通りとすることもでき、前記フレーム組み合わせパターンは、6通りとすることもできる。

【0026】

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。本発明の実施の形態の疑似中間処理回路の初期化方法のフローチャートを図1に示す。また、データの入力が2ポート{（RA、GA、BA）、（RB、GB、BB）}で、擬似中間調の表現を2ビットで行った場合の初期値設定の第1の例を図9に示す。

【0027】図1を参照すると、本発明の一実施の形態の疑似中間処理回路の初期化方法は、まず最初に、擬似中間調の表現ビット数を選定する（S01）。次に、入力されるデータ毎（RA、GA、BA、RB、GB、BB）に異なった基本初期値を設定する（S02）。図9

の場合、1フレームの1ライン目の初期値がそれにあたり、10進数で (RA、GA、BA、RB、GB、BB) = (0、2、1、3、0、2) となっている。

【0028】次に、ライン変化の組み合わせパターンを選択する (S03)。この実施の形態の場合は、図2に示す組み合わせのパターン1を選択する。

【0029】次に、ライン間での初期値変化を考え、ライン毎かつ4ライン周期で変化させる (S04)。

【0030】つまり、ライン毎に初期値を変化させ、4ラインで初期値が一巡する。図9の場合、1フレーム目を例にとると、各データの基本初期値に1をプラスし、それが2ライン目の初期値となり、同様に2ライン目の初期値に1をプラスした値が3ライン目の初期値、さらに1をプラスした値が4ライン目の初期値となる。5ライン目は再び1ライン目と同じ初期値となり、以後同様に繰り返される。

【0031】次に、フレーム変化の組み合わせパターンを選択する (S05)。この実施の形態の場合は、図3に示す組み合わせのパターン4を選択する。

【0032】次に、フレーム間での初期値の変化を考え、フレーム毎、かつ8フレーム周期で初期値を一巡させる (S06)。

【0033】そして、その前4フレームと後の4フレームで奇数番目フレームの初期値と偶数番目フレームの初期値を入れ替える (S07)。

【0034】つまり、フレーム毎に初期値を変化させ、前4フレームで初期値が一巡し、後4フレームは前4フレームの1番目と2番目の初期値、3番目と4番目の初期値が入れ替わる。図9の場合、各フレームの1ライン目の初期値に注目すると、1フレーム目から2フレーム目には2をプラスした値となる。同様に2フレームから3フレーム目には3をプラスした値が、3フレーム目から4フレーム目には2をプラスした値、以後3をプラス、2をプラス、3をプラス、2をプラスした値が5、6、7、8フレーム目の初期値となる。

【0035】各フレーム内のライン間の初期値の関係は、1フレーム目と同様の関係になっている。結果、1フレーム～4フレーム目で初期値が一巡し、1フレーム目と6フレーム目、2フレーム目と5フレーム目、3フレーム目と8フレーム目が、4フレーム目と7フレーム目が同じ初期値となる。9フレーム目は8フレーム目に3をプラスした値が初期値となり、1フレーム目と同じである。以降1フレーム～8フレームの関係が繰り返される。

【0036】図9の初期値マトリクスを用いて、下位2ビットが (0、1) (LSBが1) のベタ画面表示を誤差拡散で行った場合の1フレーム目の表示を図4に示す。

【0037】0表示が桁上りをした箇所を示す。各々のドット内の数字 (10進) はそのドットにおける誤差値

を示す。

【0038】一番左のデータ1の部分は、下2ビット表示データ (1:10進) と各ラインの初期値との和であり、データ2以降は前データの誤差値との和である。和が4となった時、桁上りし、数字は0を記入している。

【0039】図4を参照すると、桁上り部分 (0表示部分) が、画面全面に平均的にちらばり、特定の固定パターンは見えない。2フレーム～4フレームの表示は、それぞれ図4の表示の3ライン目、2ライン目、4ライン目が1ライン目として始まる表示となる。また、5フレーム～8フレームの表示は、それぞれ2、1、4、3フレームの表示と同じになり固定パターンは同様に見えない。

【0040】次に、データの入力が2ポート { (RA、GA、BA)、(RB、GB、BB) } で、擬似中間調の表現を2ビットで行った場合の初期値設定の第2の例を図5乃至図8に示す。

【0041】前述の第1の例と同じく、データの入力が2ポート { (RA、GA、BA)、(RB、GB、BB) } で、擬似中間調の表現を2ビットで行う場合について説明する。

【0042】まず、入力されるデータ毎 (RA、GA、BA、RB、GB、BB) に異なった基本初期値を設定する。そして、ライン間では4ラインで初期値が一巡するようにして変化させる。

【0043】その組み合わせを考えると図2のように6通りある。5ライン目は初期値がクリアされ、再び1ライン目と同じ初期値をとる。

【0044】図2の組み合わせ2を例にとって説明すると、2ライン目の初期値は1ラインの初期値からプラス1した値となる。同様に3ライン目は2ライン目の初期値からプラス2した値、4ライン目は3ライン目の初期値からプラス3した値となる。5ライン目以降、1ライン乃至4ラインの関係が繰り返される。

【0045】他の組み合わせ (組み合わせ1、3、4、5、6) についても図2に記載されている数字に従って同様の考え方で変化させる。

【0046】次に、フレーム間の初期値の変化について説明する。フレーム間では4フレームで初期値が一巡するように変化させ、次の4フレームでは前4フレームの1、2フレーム目を、および3、4フレーム目を初期値を入れ替える。その組み合わせを考えると図3のように6通りある。

【0047】図3の組み合わせ5を例にとって説明する。2フレーム目の1ライン目の初期値は1フレーム目の1ライン目の初期値からプラス3させた値となる。同様に、3、4、5、6、7、8フレームの1ライン目の初期値は、それぞれ2、3、4、5、6、7フレームの1ライン目の初期値からそれぞれプラス2、プラス1、プラス1、プラス1、プラス2、プラス3した値とな

る。

【0048】9フレーム目の1ライン目の初期値は8フレームの1ライン目の初期値からプラス3した値となり、1フレーム目の1ライン目の初期値と同じである。以降、1フレーム乃至8フレームの関係が繰り返される。

【0049】他の組み合わせ（組み合わせ1、2、3、4、6）についても加算する値が異なるだけで同様の考え方で変化させる。

【0050】その結果、図3の組み合わせ1～6のどれをとっても4フレームで初期値が一巡するようになっており、後4フレームは前4フレームの1番目と2番目の初期値、3番目と4番目の初期値に入れ替わる。

【0051】次に、図2、図3のいずれかの組み合わせを選択し、画面表示を考える。基本初期値を（RA、GA、BA、RB、GB、BB）＝（0、1、3、2、0、1）とし、ライン間では図2の組み合わせ2、フレーム間では図3の組み合わせ6を用いて変化させた場合の初期値マトリクス表を図10に示す。図10の初期値マトリクスの1フレーム目～4フレーム目の初期値を用いて下位2bitが（0、1）（LSBが1）のベタ画面表示に誤差拡散を行った場合のそれぞれの表示を、前例と同様の考え方で、図5～図8に示す。0表示した箇所が桁上がりを示す。5、6、7、8フレームの表示はそれぞれ2、1、4、3フレームの表示と同じで、前例と同様、固定パターンが見えない。

【0052】

【発明の効果】以上の説明のように、本発明の疑似中間処理回路の初期化方法の第1の効果は、表示の固定パターンが生じないということである。その理由は、2ビットの誤差拡散において、その初期値をあらかじめ設定されたアルゴリズムに従って、入力されるデータ毎、ライン毎（4ライン周期）、フレーム毎（4フレーム×2周期）に変化させているためである。

【0053】さらに、本発明の疑似中間処理回路の初期化方法の第2の効果は、LCDにおいて焼きつきが起きないということである。その理由は、初期値のフレーム間の変化で8フレームの周期で変化させ、後の4フレーム（5、6、7、8フレーム）は前の4フレーム（1、2、3、4）の奇数フレーム（1、3フレーム）と偶数フレーム（2、4フレーム）で初期値を入れ替えるため、おののの初期値パターンで液晶の交流化が行えるからである。

【0054】

【図面の簡単な説明】

【図1】本発明の一実施の形態の疑似中間処理回路の初期化方法のフローチャートである。

【図2】疑似中間処理回路の初期化方法のライン変化組み合わせパターンである。

【図3】疑似中間処理回路の初期化方法のフレーム変化組み合わせパターンである。

【図4】疑似中間処理回路の下位2ビットが（0、1）（LSBが1）のベタ画面表示を誤差拡散で行った場合の第1の例の1フレーム目の表示を示すパターンである。

【図5】疑似中間処理回路の下位2ビットが（0、1）（LSBが1）のベタ画面表示を誤差拡散で行った場合の第2の例の1フレーム目の表示を示すパターンである。

【図6】疑似中間処理回路の下位2ビットが（0、1）（LSBが1）のベタ画面表示を誤差拡散で行った場合の第2の例の2フレーム目の表示を示すパターンである。

【図7】疑似中間処理回路の下位2ビットが（0、1）（LSBが1）のベタ画面表示を誤差拡散で行った場合の第2の例の3フレーム目の表示を示すパターンである。

【図8】疑似中間処理回路の下位2ビットが（0、1）（LSBが1）のベタ画面表示を誤差拡散で行った場合の第2の例の4フレーム目の表示を示すパターンである。

【図9】擬似中間調の表現を2ビットで行った場合の初期値マトリクス表である。

【図10】擬似中間調の表現を2ビットで行った場合の他の初期値マトリクス表である。

【図11】液晶表示装置のライン方向の誤差拡散のプロック図である。


【図12】従来の液晶表示装置のライン方向の誤差拡散で処理した表示である。

【図13】従来の液晶表示装置のライン方向の誤差拡散での初期値マトリクス表である。

【符号の説明】

101	初期値設定回路
102	セレクタ
103	フリップフロップ
104	内部クロック
105	制御信号
106, 107	加算器
R.A, G.A, B.A, R.B, G.B, B.B	ポート
S01～S07	ステップ

【図1】



【図2】

ライン	組み合せ					
	1	2	3	4	5	6
1	↗+1	↗+1	↗+2	↗+2	↗+3	↗+3
2	↗+1	↗+2	↗+1	↗+3	↗+2	↗+3
3	↗+1	↗+3	↗+2	↗+1	↗+3	↗+2
4	↗+1	↗+3	↗+2	↗+2	↗+1	↗+3

【図1-2】

1	■	■	■	■	■	■	■	■	■	■	■
2		■	■	■	■	■	■	■	■	■	■
3			■	■	■	■	■	■	■	■	■
4				■	■	■	■	■	■	■	■
5					■	■	■	■	■	■	■
6						■	■	■	■	■	■
7							■	■	■	■	■
8								■	■	■	■
9									■	■	■

【図3】

ライン (1ライン目)	組み合せ					
	1	2	3	4	5	6
1	↗+1	↗+1	↗+2	↗+2	↗+3	↗+3
2	↗+1	↗+2	↗+1	↗+3	↗+2	↗+3
3	↗+1	↗+3	↗+2	↗+1	↗+3	↗+2
4	↗+1	↗+3	↗+2	↗+2	↗+1	↗+3
5	↗+2	↗+2	↗+1	↗+1	↗+1	↗+2
6	↗+3	↗+3	↗+2	↗+3	↗+2	↗+1
7	↗+3	↗+2	↗+1	↗+2	↗+3	↗+1
8	↗+3	↗+1	↗+2	↗+2	↗+3	↗+1

【図1-3】

ライン	奇数フレーム初期値	偶数フレーム初期値
1	7	3
2	1	5
3	2	6
4	4	0
5	3	7
6	5	1
7	6	2
8	0	4

〔図4〕

	データ1			データ2			データ3			データ4					
	R	G	B	R	G	B	R	G	B	R	G	B	R	G	B
	A	A	A	B	B	B	A	A	B	B	B	B	A	A	B
1	1	3	2	0	1	3	2	0	3	1	2	0	3	1	0
2	2	0	3	1	2	0	3	1	0	2	3	1	0	2	1
3	3	3	1	0	2	3	1	0	2	1	3	0	2	1	3
4	4	0	2	1	3	0	2	1	3	2	0	3	1	2	0
5	5	1	3	2	0	1	3	2	0	3	1	2	0	3	1
6	6	2	0	3	1	2	0	3	1	0	2	3	1	0	2
7	7	3	1	0	2	3	1	0	2	1	3	0	2	1	3
8	8	0	2	1	3	0	2	1	3	2	0	3	1	2	0

[図5]

・1フレーム目表示																
	データ1				データ2				データ3				データ4			
	R	G	B	R	G	B	R	G	B	R	G	B	R	G	B	R
	A	A	A	B	B	B	A	A	B	B	B	A	B	B	B	B
1	1	2	0	3	1	2	2	3	1	0	2	3	3	0	2	1
2	2	3	1	0	2	3	3	0	2	1	3	0	0	1	3	2
3	0	1	3	2	0	1	1	2	0	3	1	2	2	3	1	0
4	3	0	2	1	3	0	0	1	3	2	0	1	1	2	0	3
5	1	2	0	3	1	2	2	3	1	0	2	3	3	0	2	1
6	2	3	1	0	2	3	3	0	2	1	3	0	0	1	3	2
7	0	1	3	2	0	1	1	2	0	3	1	2	2	3	1	0
8	3	0	2	1	3	0	0	1	3	2	0	1	1	2	0	3

[☒ 6]

・2フレーム表示

	データ1	データ2	データ3	データ4	
	R G B A A A	R G B B A A	R G B B A A	R G B B A A	R G B B A A
1	0 1 3 2 0 1	1 2 0 3 1 2	2 3 1 2 3 1	0 2 3 3 0 2	3 3 0 2 1 3
2	1 2 0 3 1 2	2 2 3 1 0 2	3 3 0 2 1 3	0 0 1 3 0 0	1 3 2 0 1 1
3	3 3 0 2 1 3	0 0 1 3 2 0	1 1 2 0 3 1	2 2 3 1 2 2	3 1 0 2 3 1
4	2 3 1 0 2 3	3 3 0 2 1 3	0 0 1 3 2 0	1 1 2 0 3 1	2 3 1 2 0 1
5	1 2 0 3 1 2	2 2 3 1 0 2	3 3 0 2 1 3	0 0 1 3 0 0	1 3 2 0 1 1
6	0 1 3 2 0 1	1 2 0 3 1 2	0 3 1 2 2 3	1 0 2 3 3 0	2 1 3 0 2 1
7	2 3 1 0 2 3	3 3 0 2 1 3	0 0 1 3 2 0	1 1 2 0 3 1	2 3 1 2 0 1
8	3 0 2 1 3 0	0 1 3 2 0 1	1 1 2 0 3 1	2 2 3 1 0 2	3 1 0 2 3 1

【图7】

・3フレーム表示

	データ1			データ2			データ3			データ4			
	R A	G A	B B	R B	G A	B B	R B	G B	B A	R B	G B	R B	G B
1	3	0	2	1	3	0	0	1	3	2	0	1	1
2	0	1	3	2	0	1	1	2	0	3	1	2	2
3	2	3	1	0	2	3	3	0	2	1	3	0	0
4	1	2	0	3	1	2	2	3	1	0	2	3	3
5	0	1	3	2	0	1	1	2	0	3	1	2	3
6	3	0	2	1	3	0	0	1	3	2	0	1	1
7	1	2	0	3	1	2	2	3	1	0	2	3	3
8	2	3	1	0	2	3	3	0	2	1	3	0	0

[圖 8]

• 131 今見書系

	データ1			データ2			データ3			データ4		
	R A	G A	B B	R B	G A	B B	R B	G B	B A	R A	G B	B B
1	2	3	1	0	2	3	3	0	2	1	3	0
2	3	0	2	1	3	0	0	1	3	2	0	1
3	1	2	0	3	1	2	2	3	1	0	2	3
4	0	1	3	2	0	1	1	2	0	3	1	0
5	3	0	2	1	3	0	0	1	3	2	0	3
6	2	3	1	0	2	3	3	0	2	1	3	0
7	0	1	3	2	0	1	1	2	0	3	2	3
8	1	2	0	3	1	2	2	3	1	0	2	3


【図9】

フレーム	ライン	RA	GA	BA	RB	GB	BB
1	1	0	2	1	3	0	2
	2	1	3	2	0	1	3
	3	2	0	3	1	2	0
	4	3	1	0	2	3	1
2	1	2	0	3	1	2	0
	2	3	1	0	2	3	1
	3	0	2	1	3	0	2
	4	1	3	2	0	1	3
3	1	1	3	2	0	1	3
	2	2	0	3	1	2	0
	3	3	1	0	2	3	1
	4	0	2	1	3	0	2
4	1	3	1	0	2	3	1
	2	0	2	1	3	0	2
	3	1	3	2	0	1	3
	4	2	0	3	1	2	0
5	1	2	0	3	1	2	0
	2	3	1	0	2	3	1
	3	0	2	1	3	0	2
	4	1	3	2	0	1	3
6	1	0	2	1	3	0	2
	2	1	3	2	0	1	3
	3	2	0	3	1	2	0
	4	3	1	0	2	3	1
7	1	3	1	0	2	3	1
	2	0	2	1	3	0	2
	3	1	3	2	0	1	3
	4	2	0	3	1	2	0
8	1	1	3	2	0	1	3
	2	2	0	3	1	2	0
	3	3	1	0	2	3	1
	4	0	2	1	3	0	2

【図10】

フレーム	ライン	RA	GA	BA	RB	GB	BB
1	1	0	1	3	2	0	1
	2	1	2	0	3	1	2
	3	3	0	2	1	3	0
	4	2	3	1	0	2	3
2	1	3	0	2	1	3	0
	2	0	1	3	2	0	1
	3	2	3	1	0	2	3
	4	1	2	0	3	1	2
3	1	2	3	1	0	2	3
	2	3	0	2	1	3	0
	3	1	2	0	3	1	2
	4	0	1	3	2	0	1
4	1	1	2	0	3	1	2
	2	2	3	1	0	2	3
	3	3	0	2	1	3	0
	4	4	3	0	2	1	3
5	1	3	0	2	1	3	0
	2	0	1	3	2	0	1
	3	2	3	1	0	2	3
	4	1	2	0	3	1	2
6	1	0	1	3	0	2	3
	2	1	3	2	0	1	3
	3	2	0	3	1	2	0
	4	3	1	0	2	3	1
7	1	3	1	0	2	3	1
	2	0	2	1	3	0	2
	3	1	3	2	0	1	3
	4	2	0	3	1	2	0
8	1	1	3	2	0	1	3
	2	2	0	3	1	2	0
	3	3	1	0	2	3	1
	4	0	2	1	3	0	2

【図11】



フロントページの続き

F ターム(参考) 5B057 CA01 CA08 CA12 CA16 CB01

CB07 CB12 CB16 CC01 CE13

CE17 CH18

5C006 AA13 AC21 AF01 AF42 AF44

BB11 BC12 BC16 FA29

5C080 AA10 BB05 DD01 DD12 EE29

FF09 GG09 JJ01 JJ02 JJ07

* NOTICES *

JPO and NCIPPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] In the initialization approach of a false intermediate-processing-intermediate-treatment circuit of processing the false halftone expression of an image display device The 1st step which selects said false halftone expression number-of-bits N (N is a positive integer), The 2nd step which sets up a value which is different for every input data of said false halftone expression as basic initial value, The 3rd step which selects the Rhine change combination pattern of said image display device, and 2 Ns of said image display device So that initial value may be set to said all input data in Rhine It is based on said Rhine change combination pattern, and is said 2 Ns. The 4th step changed the Rhine period, The 5th step which selects the frame change combination pattern of said image display device, and 2 Ns of said image display device So that initial value may be set to said each Rhine of all with a frame It is based on said frame change combination pattern, and is said 2 Ns. The 6th step changed by one twice the period of a frame, Said 2 Ns The initialization approach of the false intermediate-processing-intermediate-treatment circuit characterized by having the 7th step which replaces the initial value of the odd frame of a frame, and the initial value of even frames.

[Claim 2] Said 2 Ns The initialization approach of the false intermediate-processing-intermediate-treatment circuit according to claim 1 characterized by being said odd frame of a frame, and said frame which even frames adjoins mutually.

[Claim 3] Said false halftone expression is the initialization approach of the false intermediate-processing-intermediate-treatment circuit according to claim 1 or 2 processed with the application of an error diffusion method.

[Claim 4] Said number-of-bits N is the initialization approach of the false intermediate-processing-intermediate-treatment circuit according to claim 1, 2, or 3 which is 2 bits.

[Claim 5] Said Rhine combination pattern is the initialization approach of the false intermediate-processing-intermediate-treatment circuit according to claim 4 whose number is six.

[Claim 6] Said frame combination pattern is the initialization approach of the false intermediate-processing-intermediate-treatment circuit according to claim 4 or 5 whose number is six.

[Claim 7] The initialization approach of a false intermediate-processing-intermediate-treatment circuit according to claim 1, 2, 3, 4, 5, or 6 that said input data is applied to the initialization approach of the false intermediate-processing-intermediate-treatment circuit of said image display device which consists of two ports.

[Claim 8] The initialization approach of the false intermediate-processing-intermediate-treatment circuit according to claim 1, 2, 3, 4, 5, 6, or 7 applied to the initialization approach of a false intermediate-processing-intermediate-treatment circuit that said image display device is a liquid crystal display.

[Translation done.]

* NOTICES *

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] Especially this invention relates to the initialization approach of a false intermediate-processing-intermediate-treatment circuit of realizing the halftone expression which a fixed pattern peculiar to a false halftone expression does not produce, by changing the initial value with a certain defined algorithm about the initialization approach of the false intermediate-processing-intermediate-treatment circuit of an image display device.

[0002]

[Description of the Prior Art] As a thin image display device, a liquid crystal display or a plasma display is well-known. The input interface of these indicating equipments usually serves as a digital signal.

[0003] For this reason, the number of gradation displayed on the panel of an image display device becomes settled with the number of bits of the signal to treat, and the number of bits increases, so that it becomes many gradation. Speaking of a liquid crystal display, the technique is moving towards 256 8-bit gradation displays and a multi-gradation display from 64 gradation displays of 6 bits of current.

[0004] However, if a chrominance signal (R, G, B) will increase 2 bits at a time, respectively and performs signal processing using 8 bits as it is, it will become very [in circuit scale] bigger than the time of 6 bits.

[0005] for resolution's treating the data of SXGA (1280x1024) -- a technique at present -- usually -- an indicating equipment -- two ports -- {(RA, GA, BA) -- data are inputted by} (RB, GB, BB), signal processing is carried out by Controller IC, it is developed by four port and the output is inputted into the driver IC of the next step in order to drop clock frequency.

[0006] In expansion of four ports, wiring of the 8 bit x3(R, G, B) x4(port) =96 bit signal line will be carried out on a substrate. In the case of 6 bits, it is 72 bits. We are anxious about aggravation of EMI with the increment in a signal line. Moreover, if the driver IC itself serves as 8-bit correspondence, a scale will become large and will lead to increase of cost.

[0007] Then, the technique of realizing a multi-gradation display is spreading using the false halftone expression of a dither method, frame rate control (FRC), etc. using the 6-bit present circuit system.

[0008] One example of the false halftone expression by the error diffusion which is one of the technique of the is indicated by JP,9-90902,A. In it, only the direction of Rhine performs error diffusion, and it has specified in it that the error diffusion changes and sets up initial value for every Rhine and every frame. Actuation in alignment with the view is explained in detail below.

[0009] The block diagram of error diffusion of the direction of Rhine of a liquid crystal display is shown in drawing 11.

[0010] If drawing 11 is referred to, as for this liquid crystal display, each data (RA, GA, BA, RB, GB, BB) of two ports is inputted by 8 bits, 6 bits of high orders will be inputted into an adder 107 as it is, and 2 bits of that low order will be inputted into an adder 106.

[0011] The initializing circuit 101 is chosen by the selector and 2 bits of low order of the initial data (RA1, GA1, BA1, RB1, GB1, BB1) of each Rhine are added in the initial value (2 bits) and adder 106. If a digit advances, CRY=1 is outputted, and when not advancing, CRY=0 will be outputted, and with an adder 107, it will be added to the least significant bit of 6 bits of high orders, and will be outputted as 6 bit data.

[0012] 2 bits of the result added in the adder 106 are delayed in data by one clock through a flip-flop circuit 103, and is added by the selector 102 with low order 2 following bit data and a following adder 106. The initial value of the initializing circuit 101 is chosen only at the time of the initial data of each Rhine, and a selector 102 chooses the addition result (error value) of the front data delayed by one clock through the flip-flop 103 except it. The initial value of the initializing circuit 101 is changed for not immobilization but every Rhine, and every frame.

[0013] The case where a liquid crystal display given in JP,9-90902,A carries out error diffusion of the low order triplet is shown.

[0014] The initial value matrix table is shown in drawing 13 . If drawing 13 is referred to, initial value will take a round of the same initial value to all the data inputted at eight lines. Moreover, initial value is changed by the odd frame and even frames [two]. According to the matrix shown in drawing 13 , when a low order triplet displays the solid screen of (0, 0, 1) by error diffusion of the direction of Rhine, it becomes like the screen display shown in drawing 12 . The pixel to which the part which the part smeared away by the right slanting line smeared away by the odd frame and the left slanting line carried out digit going up of even frames is shown.

[0015]

[Problem(s) to be Solved by the Invention] However, there were the following troubles in this conventional technique about a setup of initial value.

[0016] the first trouble is shown in drawing 12 -- as -- the fixed pattern of right going up to the display pattern -- visible -- an odd frame -- ** -- the fixed pattern location changes by even frames. And it is that the pixel which does not carry out digit going up in error diffusion exists, are checked as a fixed-on image display pattern, and a good display is not obtained.

[0017] The reason is the initial value same between the data inputted, and is because an inter-frame change is carrying out only by the 2 inter-frame of an odd frame and even frames.

[0018] Although the second trouble performs the alternating current-ized drive (positive/negative reversal drive) of liquid crystal for every frame in a liquid crystal display, it is a point which cannot carry out [****]-izing of the liquid crystal completely in this initial value matrix. Printing starts by it.

[0019] The reason is because initial value differs by the odd frame and even frames.

[0020] The third trouble is a point that the method of concrete initializing that a good display can be obtained is not specified. Even if it only changes initial value for every Rhine and every frame, a good display is not obtained like this conventional example.

[0021] Therefore, the purpose of this invention solves the above trouble and is to offer the setting approach of the initial value error diffusion that a best display is obtained simply.

[0022]

[Means for Solving the Problem] In the initialization approach of a false intermediate-processing-intermediate-treatment circuit that the initialization approach of the false intermediate-processing-intermediate-treatment circuit of this invention processes the false halftone expression of an image display device The 1st step which selects said false halftone expression number-of-bits N (N is a positive integer), The 2nd step which sets up a value which is different for every input data of said false halftone expression as basic initial value, The 3rd step which selects the Rhine change combination pattern of said image display device, and 2 Ns of said image display device So that initial value may be set to said all input data in Rhine It is based on said Rhine change combination pattern, and is said 2 Ns. The 4th step changed the Rhine period, The 5th step which selects the frame change combination pattern of said image display device, and 2 Ns of said image display device So that initial value may be set to said each Rhine of all with a frame It is based on said frame change combination pattern, and is said 2 Ns. The 6th step changed by one twice the period of a frame, and said 2 Ns It has the 7th step which replaces the initial value of the odd frame of a frame, and the initial value of even frames.

[0023] Moreover, the initialization approach of the false intermediate-processing-intermediate-treatment circuit of this invention is said 2 Ns. It can also consider as the configuration which are said odd frame of a frame, and said frame which even frames adjoins mutually.

[0024] Furthermore, said false halftone expression of the initialization approach of the false intermediate-processing-intermediate-treatment circuit of this invention can also be considered as the configuration processed with the application of an error diffusion method.

[0025] Said number-of-bits N of the initialization approach of the false intermediate-processing-intermediate-treatment circuit of this invention can also be made into 2 bits, said Rhine combination pattern of the initialization approach of the false intermediate-processing-intermediate-treatment circuit of this invention can also be made into six kinds, and said frame combination pattern can also be made into six kinds further again.

[0026]

[Embodiment of the Invention] Next, the gestalt of operation of this invention is explained with reference to a drawing. The flow chart of the initialization approach of the false intermediate-processing-intermediate-treatment circuit of the gestalt of operation of this invention is shown in drawing 1 . moreover, an entry of data -- two ports -- {(RA, GA, BA) --} (RB, GB, BB) shows the 1st example of initializing at the time of expressing false halftone by 2 bits to drawing 9 .

[0027] If drawing 1 is referred to, the initialization approach of the false intermediate-processing-intermediate-treatment circuit of the gestalt 1 operation of this invention will select the expression number of bits of false halftone first (S01). Next, different basic initial value for every (RA, GA, BA, RB, GB, BB) data inputted is set up (S02). In the case of drawing 9 , the initial value of the 1st line of one frame is = (RA, GA, BA, RB, GB, BB) (0, 2, 1, 3, 0, 2) with the decimal number in it.

[0028] Next, the combination pattern of the Rhine change is chosen (S03). In the case of the gestalt of this operation, the pattern 1 of the combination shown in drawing 2 is chosen.

[0029] Next, the initial value change between Rhine is considered and it is made to change every Rhine and in a cycle of four line (S04).

[0030] That is, initial value is changed for every Rhine and initial value takes a round of four lines. If the 1st frame is taken for an example in the case of drawing 9, 1 will be added to the basic initial value of each data, it will serve as initial value of the 2nd line, and the value to which the value which added 1 to the initial value of the 2nd line similarly added the initial value of the 3rd line and further 1 will turn into initial value of the 4th line. It becomes the again same initial value as the 1st line, and the 5th line is repeated similarly hereafter.

[0031] Next, the combination pattern of frame change is chosen (S05). In the case of the gestalt of this operation, the pattern 4 of the combination shown in drawing 3 is chosen.

[0032] Next, change of inter-frame initial value is considered and initial value is made to take a round of every frame and 8 frame periods (S06).

[0033] And the initial value of the odd-numbered frame and the initial value of the even-numbered frame are replaced by four frames and four next frames the front (S07).

[0034] that is, initial value is changed for every frame -- making -- front -- four frames -- initial value -- taking a round -- back -- four frames -- front -- the 1st, the 2nd initial value, and the 3rd and the 4th initial value of four frames interchange. If the initial value of the 1st line of each frame is observed in the case of drawing 9, it will become the value which added 2 from the 1st frame at the 2nd frame. The value which added plus and 2 for 3 and added plus and 2 for plus and 3 from two frames the value with which the value which added 3 to the 3rd frame added 2 to the 4th frame, and henceforth turns into 5, 6, and initial value of the 7 or 8th frame from the 3rd frame similarly.

[0035] The relation of the initial value between Rhine in each frame is the same relation as the 1st frame. Initial value takes a round of a result and one - the 4th frame, and it becomes the initial value as the 4th frame with the 1st frame, the 6th frame, the 2nd frame, the 5th frame, the 3rd frame, and the 8th frame same [the 7th frame]. The value which added 3 to the 8th frame turns into initial value, and that of the 9th frame is the same as that of the 1st frame. The relation of one - eight frames is repeated henceforth.

[0036] The display of the 1st frame at the time of performing the solid screen display of 2 bits of low order (LSB (0 1) is 1) by error diffusion is shown in drawing 4 using the initial value matrix of drawing 9.

[0037] The part where zero display carried out digit going up is shown. The figure in each dot (decimal) shows the error value in the dot.

[0038] The part of the leftmost data 1 is the sum of a bottom 2-bit indicative data (1:10 **) and the initial value of each Rhine, and it is the sum with the error value of front data after data 2. When the sum is set to 4, digit going up was carried out and the figure has filled in 0.

[0039] If drawing 4 is referred to, digit going-up parts (a part for zero display) are scattered on the average all over a screen, and a specific fixed pattern cannot have them. [seen] The display of two - four frames will be the 3rd line of a display of drawing 4, the 2nd line, and the display from which the 4th line begins as the 1st line, respectively. Moreover, the display of five - eight frames becomes the same as 2, 1, and the display of 4 or 3 frames, respectively, and a fixed pattern does not look the same.

[0040] next, an entry of data -- two ports -- {(RA, GA, BA) --} (RB, GB, BB) shows the 2nd example of initializing at the time of expressing false halftone by 2 bits to drawing 5 thru/or drawing 8.

[0041] the 1st above-mentioned example -- the same -- an entry of data -- two ports -- {(RA, GA, BA) --} (RB, GB, BB) explains the case where false halftone is expressed by 2 bits.

[0042] First, different basic initial value for every (RA, GA, BA, RB, GB, BB) data inputted is set up. And as initial value takes a round, it makes it change by four lines between Rhine.

[0043] Considering the combination, there are six kinds like drawing 2. Initial value is cleared and the again same initial value as the 1st line of the 5th line is taken.

[0044] If it explains taking the case of the combination 2 of drawing 2, the initial value of the 2nd line will turn into a value carried out plus 1 from the initial value of one line. The 3rd line of the 4th line becomes the value carried out plus 2 from the initial value of the 2nd line, and the value carried out plus 3 from the initial value of the 3rd line similarly. The relation between one line thru/or four lines is repeated after the 5th line.

[0045] It is made to change by the same view according to the figure indicated by drawing 2 about other combination (combination 1, 3, 4, 5, and 6).

[0046] Next, change of inter-frame initial value is explained. It is made to change so that initial value may take a round of inter-frame at four frames, and initial value is replaced for the 1 or 2nd four frame and the 3 or 4th frame a front in the following four frames. Considering the combination, there are six kinds like drawing 3.

[0047] It explains taking the case of the combination 5 of drawing 3. The initial value of the 1st line of the 2nd frame turns into a value carried out plus 3 from the initial value of the 1st line of the 1st frame. Similarly, 3, 4, 5, 6,

and the initial value of the 1st line of 7 or 8 frames turn into plus 2, plus 1, plus 1, plus 1, plus 2, and a value carried out plus 3 from 2, 3, 4, 5, and the initial value of the 1st line of 6 or 7 frames, respectively.

[0048] The initial value of the 1st line of the 9th frame turns into a value carried out plus 3 from the initial value of the 1st line of eight frames, and is the same as the initial value of the 1st line of the 1st frame. Henceforth, the relation between one frame thru/or eight frames is repeated.

[0049] It is made to change by the same view only by the values added about other combination (combination 1, 2, 3, 4, and 6) differing.

[0050] consequently, which of the combination 1-6 of drawing 3 -- very much -- four frames -- initial value -- taking a round -- coming -- **** -- back -- four frames -- front -- the 1st, the 2nd initial value, and the 3rd and the 4th initial value of four frames interchange.

[0051] Next, either combination of drawing 2 and drawing 3 is chosen, and a screen display is considered. Basic initial value is made into = (RA, GA, BA, RB, GB, BB) (0, 1, 3, 2, 0, 1), the combination 2 of drawing 2 is used between Rhine, the combination 6 of drawing 3 is used in inter-frame, and the initial value matrix table at the time of making it change is shown in drawing 10. The same view as a precedent shows each display at the time of carrying out error diffusion to the solid screen display of 2 bits of low order (LSB (0 1) is 1) using the initial value of 1st - the 4th frame of the initial value matrix of drawing 10 to drawing 5 - drawing 8. The part displayed zero times shows a digit riser. 5, 6, and the display of 7 or 8 frames are the same as 2, 1, and the display of 4 or 3 frames respectively, and a fixed pattern does not appear like a precedent.

[0052]

[Effect of the Invention] Like the above explanation, I hear that the fixed pattern of a display does not arise and there is the 1st effectiveness of the initialization approach of the false intermediate-processing-intermediate-treatment circuit of this invention. The reason is because the initial value is changed according to the algorithm set up beforehand for every data inputted, every Rhine (period of four line), and every (four frame x2 period) frame in 2-bit error diffusion.

[0053] Furthermore, I hear that printing does not occur in LCD and there is the 2nd effectiveness of the initialization approach of the false intermediate-processing-intermediate-treatment circuit of this invention. It is because change the reason with the period of eight frames by inter-frame change of initial value, and four next frames (5, 6, 7 or 8 frames) replace initial value by the front odd frame (1 or 3 frames) of four frames (1, 2, 3, 4), and even frames (2 or 4 frames), so each initial value pattern can perform alternating current-ization of liquid crystal.

[0054]

[Translation done.]


* NOTICES *

JPO and NCIPPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DRAWINGS

[Drawing 1]




[Drawing 2]

ライン	組み合せ					
	1	2	3	4	5	6
1	↗+1	↗+1	↗+2	↗+2	↗+3	↗+3
2	↗+1	↗+2	↗+1	↗+3	↗+2	↗+3
3	↗+1	↗+3	↗+2	↗+2	↗+1	↗+3
4	↗+1	↗+3	↗+2	↗+2	↗+1	↗+3

[Drawing 3]

ライン (1ライン目)	組み合せ					
	1	2	3	4	5	6
1	↗+1	↗+1	↗+2	↗+2	↗+3	↗+3
2	↗+1	↗+2	↗+1	↗+3	↗+2	↗+3
3	↗+1	↗+3	↗+2	↗+2	↗+1	↗+3
4	↗+2	↗+3	↗+1	↗+3	↗+1	↗+3
5	↗+3	↗+2	↗+1	↗+2	↗+3	↗+2
6	↗+3	↗+2	↗+1	↗+3	↗+1	↗+1
7	↗+3	↗+1	↗+2	↗+2	↗+3	↗+1
8	↗+3	↗+1	↗+2	↗+2	↗+3	↗+1

[Drawing 12]



[Drawing 13]

ライン	奇数フレーム初期値	偶数フレーム初期値
1	7	3
2	1	5
3	2	6
4	4	0
5	3	7
6	5	1
7	6	2
8	0	4

[Drawing 4]

ライン	データ1		データ2		データ3		データ4		
	R A	G A	B A	R B	G B	B B	R A	G B	B B
1	1	3	2	0	1	3	2	0	3
2	2	0	3	1	2	0	3	1	0
3	3	1	0	2	3	1	0	2	1
4	4	0	2	1	3	0	2	1	3
5	5	1	3	2	0	1	3	2	0
6	6	2	0	3	1	2	0	3	1
7	7	3	1	0	2	3	0	1	3
8	8	0	2	1	3	0	2	1	3

[Drawing 5]

・1フレーム目表示

ライン	データ1		データ2		データ3		データ4		
	R A	G A	B A	R B	G B	B B	R A	G B	B B
1	1	2	0	3	1	2	2	3	1
2	2	2	3	1	0	2	3	3	0
3	3	0	1	3	2	0	1	2	0
4	4	3	0	2	1	3	0	1	3
5	5	1	2	0	3	1	2	0	1
6	6	2	3	1	0	2	3	3	0
7	7	0	1	3	2	0	1	2	0
8	8	3	0	2	1	3	0	1	2

[Drawing 6]

・2フレーム目表示

	データ1		データ2		データ3		データ4		
	R	G	B	R	G	B	R	G	B
ライン	A	A	A	B	B	B	A	A	B
1	0	1	3	2	0	1	1	2	0
	2	1	2	0	3	1	2	2	3
	3	3	0	2	1	3	0	0	1
	4	2	3	1	0	2	3	0	2
	5	1	2	0	3	1	2	2	3
	6	0	1	3	2	0	1	1	2
	7	2	3	1	0	2	3	0	1
	8	3	0	2	1	3	0	0	1

[Drawing 7]

・3フレーム目表示

	データ1		データ2		データ3		データ4		
	R	G	B	R	G	B	R	G	B
ライン	A	A	A	B	B	B	A	A	B
1	3	0	2	1	3	0	0	1	2
	2	0	1	3	2	0	1	1	2
	3	2	3	1	0	2	3	3	0
	4	1	2	0	3	1	2	2	3
	5	0	1	3	2	0	1	1	2
	6	3	0	2	1	3	0	0	1
	7	1	2	0	3	1	2	2	3
	8	2	3	1	0	2	3	3	0

[Drawing 8]

・4フレーム目表示

	データ1		データ2		データ3		データ4		
	R	G	B	R	G	B	R	G	B
ライン	A	A	A	B	B	B	A	A	B
1	2	3	1	0	2	3	3	0	2
	2	3	0	2	1	3	0	0	1
	3	1	2	0	3	1	2	2	3
	4	0	1	3	2	0	1	1	2
	5	3	0	2	1	3	0	0	1
	6	2	3	1	0	2	3	3	0
	7	0	1	3	2	0	1	1	2
	8	1	2	0	3	1	2	2	3


[Drawing 9]

フレーム	ライン	R	A	G	A	B	R	B	G	B	B
1	1	0	2	1	3	0	2				
	2	1	3	2	0	1	3				
	3	2	0	3	1	2	0				
	4	3	1	0	2	3	1				
2	1	2	0	3	1	2	0				
	2	3	1	0	2	3	1				
	3	0	2	1	3	0	2				
	4	1	3	2	0	1	3				
3	1	1	3	2	0	1	3				
	2	2	0	3	1	2	0				
	3	3	1	0	2	3	1				
	4	0	2	1	3	0	2				
4	1	3	1	0	2	3	1				
	2	0	2	1	3	0	2				
	3	1	3	2	0	1	3				
	4	2	0	3	1	2	0				
5	1	2	0	3	1	2	0				
	2	3	1	0	2	3	1				
	3	0	2	1	3	0	2				
	4	1	3	2	0	1	3				
6	1	0	2	1	3	0	2				
	2	1	3	2	0	1	3				
	3	2	0	3	1	2	0				
	4	3	1	0	2	3	1				
7	1	3	1	0	2	3	1				
	2	0	2	1	3	0	2				
	3	1	3	2	0	1	3				
	4	2	0	3	1	2	0				
8	1	1	3	2	0	1	3				
	2	2	0	3	1	2	0				
	3	3	1	0	2	3	1				
	4	0	2	1	3	0	2				

[Drawing 10]

フレーム	ライン	R	A	G	A	B	R	B	G	B	B
1	1	0	1	3	2	0	1				
	2	1	2	0	3	1	2				
	3	3	0	2	1	3	0				
	4	2	3	1	0	2	3				
2	1	3	0	2	1	3	0				
	2	0	1	3	2	0	1				
	3	2	3	1	0	2	3				
	4	1	2	0	3	1	2				
3	1	2	3	1	0	2	3				
	2	3	0	2	1	3	0				
	3	1	2	0	3	1	2				
	4	0	1	3	2	0	1				
4	1	1	2	0	3	1	2				
	2	2	3	1	0	2	3				
	3	0	1	3	2	0	1				
	4	3	0	2	1	3	0				
5	1	3	0	2	1	3	0				
	2	0	1	3	2	0	1				
	3	2	3	1	0	2	3				
	4	1	2	0	3	1	2				
6	1	0	1	3	2	0	1				
	2	1	2	0	3	1	2				
	3	3	0	2	1	3	0				
	4	2	3	1	0	2	3				
7	1	1	2	0	3	1	2				
	2	2	3	1	0	2	3				
	3	0	1	3	2	0	1				
	4	3	0	2	1	3	0				
8	1	2	3	1	0	2	3				
	2	3	0	2	1	3	0				
	3	1	2	0	3	1	2				
	4	0	1	3	2	0	1				

[Drawing 11]



[Translation done.]

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- FADED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
- REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER: _____**

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.